Меню

Выходное напряжение высокого уровня это

Электростанции

Навигация

Меню раздела

Предельные значения и параметры схем

Предельными называются величины, которые ни в коем случае не должны быть превышены. Если это произойдет, то элемент будет выведен из строя. Для стандартных TTЛ-схем действуют следующие общие предельные значения:

К основным параметрам относятся статические характеристики, быстродействие и логические данные. Одним из главных параметров является напряжение питания. Оно может варьироваться между 4,75 В и 5,25 В. Типичным значением является 5 В.
Для всех элементов указывается нижняя граница входного напряжения Я-уровня. Она составляет обычно 2 В.
При самом малом напряжении уровня Н UIIP равном 2 В, выходное напряжение UQL не может превышать 0,4 В, даже когда выходной ток достигает максимального значения 16 мА.
Для проверки соблюдения этого условия существует тестовая схема 1 на рис. 6.57. Условия испытаний приведены в таблице на рис. 6.58.

Рис. 6.58. Выдержка из протокола испытаний

При самом высоком напряжении уровня L Ua, равном 0,8 В, выходное напряжение UQH не может быть ниже 2,4 В. Значения для верхней границы UIL и нижней границы UQH определяются с помощью тестовой схемы 2 на рис. 6.59. Все остальные нетестируемые входы включаются на if-уровень, так как это соответствует самому неблагоприятному варианту работы схемы.
Входные токи различаются в зависимости от уровня на входе, //-входной ток 1Ш является током входа, который протекает при //-уровне 2,4 В. Он может быть равен максимально 40 мкА. Он измеряется при условиях таблицы на рис. 6.60 по тестовой схеме 3 (рис. 6.61). При максимально допустимом напряжении входа Up равном 5,5 В, входной ток может быть равен максимально 1 мА.
Для определения ^-входного тока применяют тестовую схему 4. При UIL равном 0,4 В входной ток может быть равен максимально 1,6 мА (рис. 6.62).

Рис. 6.60. Выдержка из протокола испытаний

Следующим важным параметром является ток короткого замыкания. Он определяется с помощью тестовой схемы 5. Его нижний предел равен 18 мА, верхний равен 55 мА (рис. 6.63). Все входы должны иметь L-уровень. По возможности следует избегать короткозамкнутых выходов. Для некоторых элементов короткое замыкание выходов приводит к поломке.
Потребляемый логическим элементом ток определяется при помощи схемы 6 (рис. 6.64). Он имеет различное значение в зависимости от уровня на входе. Максимально допустимое напряжение питания элемента — 5,25 В. В данных на микросхемы всегда указывается общее напряжение питания микросхемы, а не каждого элемента в отдельности.
Следующей характеристикой является статическая помехоустойчивость. Помехоустойчивость уже была подробнее рассмотрена в разд. 6.4.5. Для стандартных TTJI-элементов статическая помехоустойчивость составляет обычно 1 В, при неблагоприятных условиях — минимум 0,4 В.
Быстродействие уже обсуждалось в разд. 6.4.3. Оно указано в полной таблице данных на рис. 6.65.
К логическим параметрам относятся коэффициент разветвления по выходу Fq и коэффициент объединения по входу Fr Они подробнее разобраны в разделе 6.4.4. Также к логическим параметрам относится логическая функция. Под логической функцией понимают уравнение логической операции, которую выполняет элемент при положительной логике.
На рис. 6.66 приведена полная таблица данных интегральной микросхемы FLH 201-7401. Эта схема содержит четыре элемента И-НЕ с открытым коллектором. В таблице приведены уравнения для вычисления сопротивления коллектора и таблица сопротивлений.

Характеристики

Для TTL-элементов существуют несколько характеристик, которые дают представление о работе логического элемента. Особенно важна передаточная характеристика. Типичные передаточные характеристики для стандартных ТТЛ-элементов представлены на рис. 6.67.
Передаточная характеристика отражает зависимость выходного напряжения от входного.
Из передаточной характеристики могут быть определены зона входных напряжений высокого уровня, зона входных напряжений низкого уровня, зона выходных напряжений высокого уровня и зона выходных напряжений

Рис. 6.65. Полная таблица данных интегральной микросхемы FLH 101-7400 (по данным Siemens)

FLH 201 S, FLH 205 S: как FLH 201/205 только выход 15 В/250 мкА FLH 201 Т, FLH 205 Т: как FLH 201/205 только выход 5,5 В/50 мкА
Расчет сопротивления коллектора RL
Расчет проводится по следующим формулам:

где: Us — напряжение питания; п — количество FLH 201 в логическом сложении И (Численные значения; см. таблицу); N — количество присоединенных входов.
При Us = 5 В и различных п и N получаются нижеследующие предельные значения RL. Номинал применяемого в схеме сопротивления должен находиться между этими предельными значениями низкого уровня.

Читайте также:  Напряжение всех мышц у грудничка

Рис. 6.66. Полная таблица данных интегральной микросхемы FLH 201-7401 (по данным Siemens)

Рис. 6.67. Передаточные характеристики (при Us= 5 В, FQ= 10, Siemens)

Для различных рабочих температур получаются различные передаточные характеристики.
Следующей важной характеристикой является входная характеристика (рис. 6.68).
Входная характеристика отражает связь между входным током и входным напряжением.

Рис. 6.68. Входная характеристика (при Us = 5 В, Siemens) при 25 °С

Если напряжение входа Uj примерно 1,5 В, то оно может бьггь рассмотрено как напряжение высокого //-уровня. Входной ток равен примерно 40 мкА, Общепринято, что входное напряжение можно рассматривать как напряжение высокого //-уровня только начиная с 2 В.
Если напряжение менее 1,4 В, ток вытекает из входа. Его значение в области входных напряжений ^-уровня (0—0,8 В) достигает примерно 1 мА. Максимально допустимое значение тока 1,6 мА. Входное напряжение также может быть немного отрицательным, до —1,5 В. Значение —1,5 В является нижним пределом для Ur Входная характеристика на рис. 6.68 приведена для температуры окружающей среды 25 °С. При других температурах характеристика немного сдвигается.

Рис. 6.69. Выходная характеристика для Я-уровня при Us = 5 В и Uj = 0,4 В (Siemens)

Рис. 6.70. Выходная характеристика для i-уровня при Us = 5 В, Ur= 2,4 В

Зависимость между выходным током и выходным напряжением представляется двумя видами характеристик. Один вид — для состояния Н на выходе, другой — для состояния L на выходе. Рис. 6.69 показывает выходные характеристики для //-уровня при различных температурах. Напряжение UQH не должно превышать границы высокого уровня (2,4 В). При температуре окружающей среды 25 °С с выхода можно потреблять максимально 8 мА.
На рис. 6.70 изображены выходные характеристики для низкого уровня L. Ток IQL течет внутрь входа. При температуре окружающей среды 25 °С максимально допустимый втекающий ток равен 34 мА. Если ток превысит это значение, то UQL выйдет за пределы области выходного напряжения Z,-уровня (верхняя граница 0,4 В).

Энергопотребление

Стандартные интегральные TTJI-микросхемы отличаются сравнительно высоким энергопотреблением. Например, схема FLH 101-7400 потребляет при напряжении питания 5,25 В ток порядка 8 мА, что соответствует потребляемой мощности 42 мВт. Схема содержит четыре элемента И-НЕ. Значит, каждый вентиль И-НЕ потребляет примерно 10 мВт. В общем, это не очень большая величина. Однако микросхема с 10000 логическими элементами будет потреблять уже 100 Вт. Для питания такой микросхемы уже не получится использовать батарейки.
Поэтому стандартные интегральные ТТЛ-микросхемы работают преимущественно от стационарных стабилизированных источников питания.

Источник

Уровни напряжения логических схем «0» и «1» и согласование транзисторно-транзисторной логики ТТЛ и КМОП логики с помощью обратной связи, резисторов, транзистора

Логические элементы оперируют сигналами двух типов: «высокий логический уровень» (1) и «низкий логический уровень» (0), которые характеризуются различным уровнем напряжения: полное напряжение питания принимается в качестве уровня «логической единицы», а нулевое напряжение — в качестве уровня «логического нуля».
В идеальном случае все сигналы логических элементов существовали бы в виде этих двух предельных уровней напряжения, и никогда бы от них не отклонялись (например, ниже полного напряжения для «высокого уровня», или выше нуля для «низкого уровня».) Однако в реальности уровни напряжения цифровых сигналов практически никогда не достигают этих идеальных величин.

Вследствие наличия паразитных падений напряжения в схемах на транзисторах, наводок, длины линии передачи сигнала и т.д.. Поэтому для логических схем интерпретируют сигналы как логическую единицу или логический нуль, даже в тех случаях, когда напряжение сигналов лежит в диапазоне между полным напряжением питания и нулём, то есть номинально не соответствует ни тому ни другом показателю.

Номинальное напряжение питания для логических радиоэлементов (микросхем) и номинальное значение логического 0 и логической 1

Элементы ТТЛ работают при номинальном напряжении питания 5 вольт, +/- 0,25 вольт. В идеале, сигнал высокого логического уровня должен быть равен ровно 5,00 В, а сигнал низкого уровня — ровно 0,00 вольт. Однако в реальных элементах ТТЛ не могут быть обеспечены подобные точные уровни напряжения, поэтому они могут принимать сигналы высокого и низкого уровней даже при значительном отклонении напряжения от идеальных величин. «Приемлемые» напряжения входного сигнала лежат в диапазоне от 0 до 0,8 вольт для низкого логического уровня, и от 2 до 5 вольт для высокого логического уровня. «Приемлемые» напряжения выходного сигнала (уровни напряжения, гарантируемые производителем элемента в указанных вариантах нагрузки) лежат в диапазоне от 0 до 0,5 вольт для низкого логического уровня, и от 2,7 до 5 вольт для высокого логического уровня.

Читайте также:  Напряжение смятия определяют по формуле усм

Если бы на вход элемента ТТЛ поступил сигнал напряжения в диапазоне от 0,8 до 2 вольт, то мы не получили бы гарантированной реакции схемы. Подобный сигнал будет рассматриваться как неопределённый, и в этом случае ни один производитель не даст гарантии того, к какому логическому уровню отнесёт схема подобный сигнал.
Как вы видите, диапазон допусков по уровням выходного сигнала меньше, чем в случае для входного сигнала. Это необходимо для обеспечения того, что цифровой сигнал, поступающий с выхода одного элемента логики на вход другого элемента, воспринимался бы таковым же, но с учетом условий потери и воздействия на него. Разница допусков между входным и выходным сигналами называется запасом схемы по помехоустойчивости. Для ТТЛ-схем, запас помехоустойчивости для низкого логического уровня представляет разность между 0,8 В и 0,5 В (т.е. 0,3 В), в то время как запас помехоустойчивости для высокого уровня равен 0,7 В (2,7 В — 2,0 В). Проще говоря, запас помехоустойчивости есть некий запас на паразитное или шумовое напряжение, которое может быть наложено на исходный сигнал, прежде чем принимающая схема может неверно его проинтерпретировать.

Спецификации входных и выходных сигналов схем КМОП логических элементов совершенно отличны от уровней напряжения, используемых для ТТЛ-элементов. Для КМОП-элементов, работающих при напряжении питания 5 вольт, приемлемые напряжения входного сигнала лежат в диапазоне от 0 до 1,5 вольт для низкого логического уровня, и от 3,5 до 5 вольт для высокого логического уровня. «Приемлемые» напряжения выходного сигнала (уровни напряжения, гарантируемые производителем элемента при указанном варианте нагрузки) лежат в диапазоне от 0 до 0,05 вольт для низкого логического уровня, и от 4,95 до 5 вольт для высокого логического уровня.

Представленные значения дают понять, что запас помехоустойчивости КМОП логических элементов гораздо больше аналогичного показателя ТТЛ-элементов: 1,45 вольт как для логического нуля, так и для логической единицы, против максимального запаса в 0,7 В в случае ТТЛ. Другими словами, КМОП-схемы могут выдержать более чем вдвое высокий наложенный шум на входе без ошибок интерпретации сигнала как логического нуля или единицы.
Запас помехоустойчивости КМОП логических схем становится ещё больше при более высоких рабочих напряжениях. В отличие от элементов ТТЛ, напряжение питания которых не превышает 5 вольт, напряжение питания КМОП-схем может достигать 15 (а в некоторых случаях и 18) вольт. Ниже показаны приемлемые уровни логических нуля и единицы, для выхода и входа КМОП-ИС, работающих при напряжении питания 10 и 15 вольт соответственно:

Запас помехоустойчивости может быть выше того, что показано на предыдущем рисунке. На рисунке показан худший из возможных вариантов поведения сигнала на основании спецификаций производителя. На практике логическая схема может выдержать сигналы высокого логического уровня со значительно меньшим напряжением и сигналы низкого логического уровня с гораздо большим напряжением чем указано.
И наоборот, исключительно малые показанные запасы помехоустойчивости — гарантирующие выходное состояние сигналов высокого и низкого логических уровней с точностью до 0,05 вольта напряжения питания — практически реальны. Такие «добротные» уровни выходного напряжения будут доступны только при минимальной нагрузке. При значительном втекающем или вытекающем токе схемы выходное напряжение не будет поддерживаться на этих оптимальных уровнях, что обусловлено наличием внутреннего сопротивления каналов выходных МОП-транзисторов логических элементов.

Помехоустойчивость при единичных (разовых) скачках напряжения, появления помехи (наводки)

В пределах «неопределённого» диапазона для любого входа логического элемента, будет иметься точка разделения актуального сигнала низкого уровня от диапазона действительного входного сигнала высокого уровня. То есть, где-то между наименьшим напряжением сигнала высокого логического уровня и наибольшим напряжением сигнала низкого логического уровня гарантированного производителем, существует порог напряжения, при котором логическая схема будет менять интерпретацию сигнала с высокого на низкий и наоборот. В случае большей части логических схем, это напряжение соответствует одной определённой точке:

При наличии шумового напряжения переменного тока, наложенного на входной сигнал постоянного тока единственная точка, в которой схема переменит интерпретацию логического уровня будет обуславливать ошибочный сигнал на выходе.

Читайте также:  Работы в электроустановках напряжением до 1000 в группа по электробезопасности

Подобная проблема характерна также для аналоговых ОУ-компараторов напряжения. В случае одиночной пороговой точки смены логического уровня наличие значительного шума может привести к неверной интерпретации логического уровня на выходе.

Эту проблему можно решить путём введения в цепь усилителя положительной обратной связи. В случае операционного усилителя необходимо соединить выход с неинвертирующим входом через резистор. Схемы подобного типа называются триггерами Шмитта. Триггеры Шмитта идентифицируют логический уровень сигнала согласно двум пороговым уровням: при нарастающем напряжении (VT+), и при падающем напряжении (VT-):

На схемах триггеры Шмитта изображаются с символом «гистерезиса». Гистерезис, вызванный положительной обратной связью в схеме логического элемента, придаёт схеме дополнительную помехоустойчивость. Триггеры Шмитта часто используются в схемах с высокой вероятностью шума на входе, а также в тех случаях когда ошибочно интерпретированный сигнал на выходе приведёт к некорректной работе системы в целом.
Различные требования по уровням напряжения ТТЛ- и КМОП-элементов создают определённые проблемы при использовании в одной схеме элементов двух типов. Хотя работа КМОП логических элементов может осуществляться при том же напряжении питания 5,00 В, которое необходимо для элементов ТТЛ, выходные уровни напряжения ТТЛ логики несовместимы с входными требованиями по напряжению для КМОП-схем.
Возьмём к примеру ТТЛ-элемент НЕ-И, сигнал с выхода которого подаётся на вход КМОП-инвертора. Питание обоих элементов составляет 5,00 В (Vcc). Если с выхода элемента ТТЛ приходит сигнал логического нуля (т.е. между 0 и 0,5 В), то он будет верно интерпретирован на входе КМОП-схемы как сигнал низкого логического уровня (т.е. сигнал между 0 и 1,5 В):

Однако, если с выхода элемента ТТЛ приходит сигнал логической единицы (т.е. между 5 и 2,7 В), то он может быть неверно интерпретирован на входе КМОП-схемы как сигнал высокого логического уровня (т.е. ожидается сигнал между 5 и 3,5 В):

Такое несоответствие может привести к тому, что «правильный» сигнал высокого уровня на выходе ТТЛ- элемента (правильный с точки зрения стандартов ТТЛ) будет лежат в «неопределённом» диапазоне входа КМОП-схемы, и быть неверно воспринят как сигнал логического нуля принимающим элементом. Простым решением этой проблемы может стать повышение сигнала логической единицы элемента ТТЛ с помощью нагрузочного повышающего резистора:

Однако потребуется гораздо более серьёзная переделка схемы, если питание КМОП-схемы выше 5 вольт:

Проблемы не возникнет в случае логического нуля, однако всё обстоит совершенно иначе в случае сигнала высокого логического уровня с выхода элемента ТТЛ. Диапазон выходного напряжения 2,7-5 В с выхода элемента ТТЛ совершенно не соответствует приемлемому диапазону 7-10 В КМОП логической схемы. Если мы используем ТТЛ-схемы с открытым коллектором, то нагрузочный резистор, включённый в шину питания Vdd 10 вольт, поднимет сигнал высокого логического уровня до полного напряжения питания КМОП логической схемы. Поскольку в схеме с открытым коллектором в наличии только втекающий ток, напряжение логической единицы полностью определяется тем напряжением питания, к которому подключён повышающий резистор, что помогает решить проблему несоответствия уровней напряжения.

Благодаря прекрасным характеристикам выходного напряжения КМОП схем, проблем при подключения ТТЛ элемента к выходу КМОП схемы обычно не возникает. Единственной серьёзной проблемой может стать токовая нагрузка, поскольку КМОП-схема должна обеспечивать втекающий ток на каждый вход элемента ТТЛ в случае логического нуля.
Если КМОП-схема питается от источника напряжения выше 5 вольт (Vcc), то возникнет проблема. Напряжение логической единицы КМОП-схемы выше 5 вольт не будет находиться в диапазоне допустимых входные параметров элемента ТТЛ. Решением этой проблемы может стать инвертор с «открытым коллектором» на дискретном NPN-транзисторе, используемом для соединения двух логических схем:

Повышающий резистор Rpullup используется опционально, поскольку входы элементов ТТЛ принимают высокий логический уровень, когда находятся в плавающем состоянии, что и произойдёт, когда выход КМОП-схемы будет низким, а транзистор будет находиться в состоянии отсечки. Конечно, важным последствием такого решения является логическая инверсия, создаваемая транзистором: когда на выходе КМОП-схемы будет сигнал логического нуля, элемент ТТЛ будет «видеть» логическую единицу и наоборот. Однако, если принимать эту инверсию во внимание, то корректная работа схемы не будет нарушена.

Источник

Adblock
detector